D触发器的结构特点、工作原理及主要应用
D触发器也称为“延迟触发器”或“数据触发器”，主要用于存储1位二进制数据，是数字电子产品中广泛使用的触发器之一。除了作为数字系统中的基本存储元件外，D触发器也被视为延迟线元件和零阶保持元件。
D触发器有两个输入，一个时钟(CLK)输入和一个数据(D)输入。此外，D触发器也有两个输出，一个是用Q表示的主输出，另一个是用Q'表示的Q的补码。D触发器的符号如下所示：
结构特点
D触发器是通过修改SR触发器来构造的。其中，S输入由D输入给出，R输入由反相D输入给出。因此，D触发器类似于SR触发器，其中两个输入相互补充，所以不会出现任何中间状态。SR触发器的主要缺点是在D触发器中消除了竞态条件(由于反相输入)。D触发器的电路图如下图所示：
当不向D触发器施加任何时钟输入或在时钟信号的负边沿(下降沿)期间，输出不会发生变化。它将在输出Q处保留其先前的值。如果时钟信号为高电平(更准确地说是上升沿/正边沿)并且如果D输入为高电平，则输出也为高电平，如果D输入为低电平，则输出将变为低的。因此，在存在时钟信号的情况下，输出Q跟随输入D，其真值表如下：
简单地说，对于时钟信号的正向转换：
如果D = 0 => Q = 0，则触发器复位。
如果D = 1 => Q = 1，则触发器置位。
注意： ↑ 表示时钟的正边沿，↓ 表示时钟信号的负边沿。
边沿触发D触发器
正边沿触发的D触发器由三个SR NAND锁存器构成。输入级由两个锁存器组成，输出级由一个锁存器组成。在输入级，数据输入连接到其中的一个NAND锁存器，时钟信号 (CLK) 并行连接到两个SR锁存器。
当时钟信号为低时，输入级的输出为高逻辑，而与数据输入上的值无关。因此，它存储的先前数据。当时钟经过正向转换(从低到高)时，输入级的输出负责最终输出的设置或复位操作，并取决于数据信号。
如果数据输入为高电平，则上锁存器的输出变为低电平，从而将锁存器输出设置为1;如果数据输入为低电平，则下锁存器的输出变为低电平，从而将输出复位为 0。如果时钟为对于多个数据信号持续高电平，仅考虑第一个数据输入，而通过强制输出锁存器到其先前状态来忽略剩余的数据输入，因为只要时钟信号为高电平，低输入就处于活动状态。
因此，外部锁存器仅在时钟为低逻辑时才存储数据。边沿触发D触发器的主要作用是保持输出直到时钟脉冲从低电平变为高电平，其时序图如下所示。
主从D触发器
主从D触发器可以通过串联两个门控D锁存器并将反相使能输入连接到两个锁存器中的任一个来设计，只有主锁存器的变化会带来从锁存器的变化，所以这些被称为主从触发器。
根据设计，主从触发器的整个电路要么在时钟信号的上升沿触发，要么在时钟信号的下降沿触发。主从D触发器的符号表示，它在其下降沿响应时钟，如下图所示：
下图所示的主从D触发器是一个上升沿触发器件，这意味着它将在时钟输入有上升沿时工作。第一个触发器(主触发器)连接负时钟信号，即反相，第二个触发器(从触发器)与时钟信号的双反向连接，即正常时钟信号。
下面简单解释上升沿触发的主从D触发器的操作过程。
如果时钟为低电平，则主触发器的使能信号为高电平。当时钟信号由低变高时，主触发器存储来自D输入的数据。同时在第二个触发器，由于双反相，使能信号随着时钟信号从低到高。在上升沿期间被主触发器锁定的数据被传递到从触发器。
当时钟信号从高电平变为低电平时，从触发器将接收主触发器输出作为其输入并改变其状态。主触发器将在下一个上升沿接受来自输入的最新值。
主从D触发器的时序图如下所示。
另外，一个简单的修改可以把上述设备变成下降沿触发设备。通过消除沿时钟信号路径的第一个反相器，形成一个下降沿触发的主从D触发器即可，如下图所示：
主要应用
D触发器是使用最广泛的触发器之一。D触发器的应用有许多，下面列出一部分：
数据存储寄存器。
作为移位寄存器的数据传输。
分频电路。
1、数据存储寄存器
在数字电路中，数据通常存储为一组比特，以数字和代码表示。因此很容易在并行线上获取数据并将数据同时存储在一组触发器中，按特定顺序排列。寄存器是基本的多位数据设备。它们由连接数个D触发器构成，从而可以存储多位数据。
每个D触发器都与各自的数据输入相连。应用的时钟输入与所有触发器相同，因此当应用正沿触发时钟信号时，所有触发器都会同时存储来自各自D输入的数据。
2、数据传输寄存器
D触发器也广泛用于数据传输。为了传输数据，连接D触发器以形成移位寄存器。具有相同时钟信号的D触发器级联将形成移位寄存器。移位寄存器可以在不改变位序列的情况下移位数据。当施加时钟脉冲时，一位数据被移位或传输。所以，移位寄存器可以临时存储数据。
使用D触发器的4位存储移位寄存器如下图所示：
移位寄存器用于串行到并行和并行到串行的数据转换。此外，它们还用作脉冲扩展器和延迟电路。
3、分频电路
分频电路是使用D触发器开发的。这是D触发器最重要的应用。在分频电路中，D触发器 (Q') 的状态输出作为闭环连接到数据输入(D)。每两个时钟周期，两个连续的CLK脉冲将使触发器翻转。
顾名思义，分频器电路用于产生正好是输入频率一半的数字信号输出。分频电路一般用于异步计数器的设计。
电路的操作非常简单。输入数据信号由时钟输入信号计时。该电路将通过使用反馈回路(即连接到来自Q'的数据输入)来执行输入频率的分频。分频器电路每两个时钟脉冲将输入频率除以2。
其实，可以通过将输出与时钟信号进行比较来解释。
在某种情况下，当Q输出为1时，Q' 输出为0，然后来自D输入的数据在时钟输入信号的下一个上升沿通过Q输出计时。在这种情况下，输出从高变为低。这里输出保持不变，直到出现下一个正时钟信号。类似地，Q' 输出也被计时。由于时钟输入再次为1，这将改变触发器的输出状态。
另外还可以观察到，分频器电路的输出仅随着输入时钟信号的上升沿而变化。由于每个上升沿在一个完整的时钟周期内出现一次。因此，根据时钟的上升沿，D触发器将使输入脉冲减半，即将时钟脉冲除以2。
总结
简单来说，D触发器是一个具有存储功能，且具有两个稳定状态的信息存储元件，它是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
此外，D触发器在数字系统和计算机中有着广泛的应用，其重要性不言而喻。需要记住的是，触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
- 寄存器
- D触发器
- 触发器
评论
发布评论请先 登录
相关推荐
