内存是代码的执行空间，程序在运行之前由操作系统装载入内存之中，内存是RAM，可以通过地址去定位一个字节的数据，CPU在执行程序时将PC的值设置为程序在内存中的起始地址，CPU会依次从内存中取指、译码、执行。 在内存没有被初始化之前，内存好比是没有建好的房子，是不能读取和存储数据的，因此想让程序代码在内存中运行，必须进行内存的初始化。
NORFLSH:支持芯片内执行，不必再把代码读到系统RAM中，可以随机寻址。成本较高。
NANDFLSH：高存储密度，不支持XIP，成本较低。坏块。
S3C2440存储器地址段：
27根地址线，最多可以寻址128MB，而由于8个BANK，故而可以寻址1GB.nGCSx引脚低电平选中外接设备。
NORFLASH启动，将NANDFLASH焊接在BANK0，系统上电后，CPU从BANK0的开始地址0x00000000开始取值执行。
跳线从NANDFLASH启动，系统上电后，CPU自动将NANDFLASH里面前4KB数据复制到stepping stone.
BANK0-BANK5可以焊接ROM或SRAM,BANK6-BANK7焊接ROM、SRAM、SDRAM。
S3C2440为32位芯片，理论上可以达到4GB的寻址范围，除去上述8个BANK共1GB用于连接设备外，还有一部分地址空间用于设备特殊功能寄存器。其余地址没有使用。
内存工作原理：
两个引脚BA0和BA1，用于选择4个L-BANK.内存外界地址线A0-A12共13根，可寻址8MB内存空间，由于行列地址线的分时复用故而可寻址64MB。先送行地址，再送列地址。
寻址总线从 A2开始是因为内存地址都是按照字节对齐的。A2-A14寻址总线.A24，A25为L-BANK片选信号。Dn为数据总线。
存储芯片位宽为16位2个字节，而操作系统里最小字节为1.因此引入/LDQM和/UDQM控制高低位的读写，低电平有效。
读 操作：
预充电操作：
预充电为充电重写和关闭操作行过程，发送预充电信号时，意味着先执行存储体充电，然后关闭当前的L-BANK操作行。预充电在读写操作之后执行。
SDRAM突发操作：
是一种在同一行中相邻的存储单元连续进行数据传输的方式，除了第一笔数据的传输需要若干个周期外【Trcd+CL】，以后每个数据只需要一个周期即可。
读操作总结：
发芯片有效命令（ACTIVE）,锁定相应的L-BANK地址（BA0 BA1）和行地址（A0-A12）.芯片激活命令后等待大于tRCD时间后发出读命令。CL个时钟周期后，数据依次出现在数据总线上。读取最后向SDRAM发预充电（precharge）命令，以关闭已经激活的L-BANK。等待tRP时间后开始下一次的读写。读操作支持突发模式，突发长度为1、2、4、8可选。
写操作：
发芯片有效命令（ACTIVE）,锁定相应的L-BANK地址（BA0 BA1）和行地址（A0-A12）.芯片激活命令后等待大于tRCD时间后发出写命令。待写入数据依次出现在数据总线DQ上。在最后一个数据写入后，延迟tWR时间向SDRAM发预充电（precharge）命令，以关闭已经激活的页。等待tRP时间后开始下一次的读写。读操作支持突发模式，突发长度为1、2、4、8可选。
SDRAM刷新：
预充电是不定期的对一行或所有L-BANK中的工作行进行操作；刷新是周期性对所有行进行操作。这里的行是指所有L-BANK中地址相同的行。64ms刷新一次。
刷新操作分为自动刷新和自刷新。每次刷新占用的时间为9个时钟周期。自刷新主要用于休眠模式低功耗状态下的数据保存。自动刷新是正常模式。
NORFLSH:支持芯片内执行，不必再把代码读到系统RAM中，可以随机寻址。成本较高。
NANDFLSH：高存储密度，不支持XIP，成本较低。坏块。
S3C2440存储器地址段：
27根地址线，最多可以寻址128MB，而由于8个BANK，故而可以寻址1GB.nGCSx引脚低电平选中外接设备。
NORFLASH启动，将NANDFLASH焊接在BANK0，系统上电后，CPU从BANK0的开始地址0x00000000开始取值执行。
跳线从NANDFLASH启动，系统上电后，CPU自动将NANDFLASH里面前4KB数据复制到stepping stone.
BANK0-BANK5可以焊接ROM或SRAM,BANK6-BANK7焊接ROM、SRAM、SDRAM。
S3C2440为32位芯片，理论上可以达到4GB的寻址范围，除去上述8个BANK共1GB用于连接设备外，还有一部分地址空间用于设备特殊功能寄存器。其余地址没有使用。
内存工作原理：
两个引脚BA0和BA1，用于选择4个L-BANK.内存外界地址线A0-A12共13根，可寻址8MB内存空间，由于行列地址线的分时复用故而可寻址64MB。先送行地址，再送列地址。
寻址总线从 A2开始是因为内存地址都是按照字节对齐的。A2-A14寻址总线.A24，A25为L-BANK片选信号。Dn为数据总线。
存储芯片位宽为16位2个字节，而操作系统里最小字节为1.因此引入/LDQM和/UDQM控制高低位的读写，低电平有效。
读 操作：
预充电操作：
预充电为充电重写和关闭操作行过程，发送预充电信号时，意味着先执行存储体充电，然后关闭当前的L-BANK操作行。预充电在读写操作之后执行。
SDRAM突发操作：
是一种在同一行中相邻的存储单元连续进行数据传输的方式，除了第一笔数据的传输需要若干个周期外【Trcd+CL】，以后每个数据只需要一个周期即可。
读操作总结：
发芯片有效命令（ACTIVE）,锁定相应的L-BANK地址（BA0 BA1）和行地址（A0-A12）.芯片激活命令后等待大于tRCD时间后发出读命令。CL个时钟周期后，数据依次出现在数据总线上。读取最后向SDRAM发预充电（precharge）命令，以关闭已经激活的L-BANK。等待tRP时间后开始下一次的读写。读操作支持突发模式，突发长度为1、2、4、8可选。
写操作：
发芯片有效命令（ACTIVE）,锁定相应的L-BANK地址（BA0 BA1）和行地址（A0-A12）.芯片激活命令后等待大于tRCD时间后发出写命令。待写入数据依次出现在数据总线DQ上。在最后一个数据写入后，延迟tWR时间向SDRAM发预充电（precharge）命令，以关闭已经激活的页。等待tRP时间后开始下一次的读写。读操作支持突发模式，突发长度为1、2、4、8可选。
SDRAM刷新：
预充电是不定期的对一行或所有L-BANK中的工作行进行操作；刷新是周期性对所有行进行操作。这里的行是指所有L-BANK中地址相同的行。64ms刷新一次。
刷新操作分为自动刷新和自刷新。每次刷新占用的时间为9个时钟周期。自刷新主要用于休眠模式低功耗状态下的数据保存。自动刷新是正常模式。
