FPGA开发面试一般,共2轮面试
- SDRAM的问题,并且问题难度有所上升,又被问了
- 读写效能的问题(这里注意,如果前面有问题没答上来,最好面试结束后去了解一下,以免被再次问到)我自然是没答上来,SDRAM设计难点主要在什么地方?
- 刷新请求到来时,读数据处于突发模式时,数据未突发完,此时来了刷新请求,如果等待一次突发完成以后可能导致刷新请求不能得到及时的响应,这时该怎么办(一次突发如果中途被打断,会导致后面需要读写的数据丢失,所以一般等待突发结束在跳出当前状态)?
- 然后又问了FPGA的内部组成?LE中查找表的实现原理?
- 分布式RAM与块RAM有什么区别?查找表与触发器是怎么构成分布式RAM的?
- 全局时钟域与局部时钟的区别?IOB的主要组成部分?
- 建立时间不满足与保持时间不满足是由什么原因产生的,怎么解决,具体怎么做?
相关推荐
进入微信小程序
前往微信小程序,查看更多结果
立即前往
正在招聘视频云平台视图管理系统软件高级工程师等 200个岗位