本题添加时间:2023/10/17 10:04:00
圆梦客服:王老师 19139051760(微信同号) 19139051760(微信同号)
用256*4位的RAM扩展成2048*12位RAM,每条I/O总线上并连了几条数据线
(A) 24
(B) 12
(C) 8
(D) 4
(A) 24
(B) 12
(C) 8
(D) 4
更多试题>>>>
1、
在不影响逻辑功能的情况下,CMOS与非门的多余输入端可 (A) 接高电平 (B) 接低电平 (C) 悬空 (D) 通过电阻接地
2、一个数据选择器的地址输入端有3个时,最多可以有( )个数据信号输出 (A) 4 (B) 6 (C) 8 (D) 16
3、L=AB+C 的对偶式为 (A) A+BC (B) ( A+B ) C (C) A+B+C (D) ABC
4、半加器和的输出端与输入端的逻辑关系是 (A) 与非 (B) 或非 (C) 与或非 (D) 异或
5、TTL 集成电路 74LS138 是3 / 8线译码器,译码器为输出低电平有效,若输入为 A 2 A 1A 0 =101 时,输出 (A) 00100000 (B) 11011111 (C) 11110111 (D) 000
2、一个数据选择器的地址输入端有3个时,最多可以有( )个数据信号输出 (A) 4 (B) 6 (C) 8 (D) 16
3、L=AB+C 的对偶式为 (A) A+BC (B) ( A+B ) C (C) A+B+C (D) ABC
4、半加器和的输出端与输入端的逻辑关系是 (A) 与非 (B) 或非 (C) 与或非 (D) 异或
5、TTL 集成电路 74LS138 是3 / 8线译码器,译码器为输出低电平有效,若输入为 A 2 A 1A 0 =101 时,输出 (A) 00100000 (B) 11011111 (C) 11110111 (D) 000